Design Verification Engineer (Seoul, South Korea)

자격 요건 · 4개

• 석사 학위 소지자는 신입(entry-level)으로 지원 가능
• 전기·컴퓨터공학, 컴퓨터과학 또는 관련 분야 학사·석사·박사 학위 소지자
• Verilog/System Verilog를 활용한 RTL 시뮬레이션 경험이 있는 분
• 디지털 하드웨어 검증 플로우 경험이 있는 분

우대 사항 · 8개

• 성능 검증(측정 및 분석) 2년 이상의 업계 경험이 있는 분
• UVM 테스트벤치 코드를 처음부터 작성할 수 있는 분
• AMBA, Ethernet, PCIe, NVMe 도메인의 프로토콜·표준에 익숙한 분
• 포괄적이고 구체적인 검증 계획을 수립할 수 있는 분
• 커버리지 기반 제약 랜덤 검증(coverage driven constraint random verification) 경험이 있는 분
• OOP(객체지향 프로그래밍) 패러다임으로 시스템을 모델링할 수 있는 분
• 컴퓨터 아키텍처와 운영체제에 대한 탄탄한 배경을 가진 분
• RTL 시뮬레이션을 활용해 NoC 버스 대규모 마스터/슬레이브 연결 및 QoS 동작 검증을 포함한 ARM 기반 SoC 시나리오 검증 경험이 있는 분