IP Design Engineer (Seoul, South Korea)

자격 요건 · 4개

• 전기공학, 컴퓨터공학, 컴퓨터과학 또는 관련 분야 학사·석사·박사 학위를 가진 분
• ASIC 또는 FPGA 설계 환경에서 하드웨어 설계 경력 3년 이상인 분(경력이 많은 지원자도 적극 환영)
• 디지털 하드웨어 설계 개념과 SoC 또는 FPGA 개발 흐름에 대한 탄탄한 이해를 갖춘 분
• Verilog HDL과 업계 표준 EDA 툴을 직접 다뤄본 분

우대 사항 · 7개

• 네트워크 또는 고속 인터페이스 IP(Ethernet, PCIe, UCIe) 경험이 있는 분
• 스토리지 관련 IP(예: SSD 컨트롤러 설계) 경험이 있는 분
• High-Level Synthesis(예: Catapult HLS 또는 Stratus) 경험이 있는 분
• 탑레벨 SoC 통합과 RTL·DV·백엔드 구현을 아우르는 엔드투엔드 설계 흐름 구축 경험이 있는 분
• RTL 코드 변환·생성, 메모리 모델 교체 등 설계 워크플로우 스크립팅과 자동화 경험이 있는 분
• 스탠다드 셀 라이브러리, 메모리 모델, 하드 매크로 IP 관리와 DRC(린팅, CDC, 합성 가능성), RTL 레벨 전력 추정 등 품질 보증 흐름 구축 경험이 있는 분
• EDA 툴 버전 평가와 신규 방법론·기술 검토 경험이 있는 분