신호보안연구실 연구3팀 팀장 채용

자격 요건 · 5개

• 변복조, 프레임 동기, 주파수/타이밍 오프셋 추정, 채널 추정, FEC 설계 경험
• Verilog/SystemVerilog RTL 설계 및 타이밍 클로저 수행 경험
• Zynq 계열 SoC의 PL/PS 연동 설계 경험
• 물리계층 모델링부터 HW 구현 및 실측 검증까지 전 과정 수행 경험
• 현재도 직접 RTL 작성과 실측 디버깅이 가능한 실무 역량

우대 사항 · 7개

• Zynq UltraScale+ RFSoC 또는 MPSoC + 광대역 트랜시버 조합 개발 경험
• MATLAB/Simulink 기반 물리계층 모델링 및 HW 연계 검증 경험
• 사양 미공개 무선 링크의 분석 또는 재현 구현 경험
• 드론 통신, 군용 무선, 안티드론 분야 개발 경험
• 소규모 개발팀 리딩 경험
• 방산 분야 근무 경험
• 석사 이상 통신/신호처리 전공자