NPU Core Engineer (RTL)

• NPU RTL Engineer는 NPU의 핵심 Datapath 및 Control Logic을 설계하고, PPA(Performance/Power/Area) 목표를 충족하는 합성 가능한 고품질 RTL을 구현합니다.
• Architecture, DV, Physical Design 등 다양한 직군과 협업하며, RTL 작성 단계부터 Synthesis, Timing Closure, Silicon Bring-Up까지 IP의 전체 개발 Life-Cycle에 걸쳐 Ownership을 갖습니다.
• NPU 주요 블록(Tensor/Vector Engine, Scheduler, Control Unit 등)의 RTL 설계 및 구현
• AMBA AXI4 기반 Interconnect 및 Memory Subsystem(SRAM, MMU, DMA 등) RTL 설계
• Lint, CDC, DFT, Synthesis, Timing, Low-Power 관련 RTL 품질 관리
• Architect와의 협업을 통한 Microarchitecture 상세화 및 구현 가능성 검토
• DV 팀과의 Test Plan, Functional Coverage, Debug, Verification Closure 협업
• FPGA/Emulation Prototyping 및 Silicon Bring-Up 지원

형태

정규직

서류전형 > 실무면접(1차) > 최종면접(2차) > 처우협의 > 최종 합격