Sr. High-Speed Interface SoC Engineer(경력)

자격 요건 · 5개

• ASIC 또는 SoC design 관련 경력 5년 이상
• Verilog/SystemVerilog 기반 RTL design 및 debugging 역량
• PCIe, CXL, Ethernet, HBM, DDR/LPDDR 또는 die-to-die interface 등 high-speed interface IP 중 하나 이상의 integration 및 verification 실무 경험
• RTL integration, functional verification, CDC/RDC, static timing analysis 및 timing closure에 대한 이해
• 여러 개발 조직 및 IP vendor와 원활하게 협업할 수 있는 커뮤니케이션 역량

우대 사항 · 3개

• PCIe Gen5/6, CXL, HBM3, DDR5/LPDDR5X 또는 UCIe에 대한 깊은 이해
• high-speed interface의 post-silicon bring-up 및 debugging 경험
• AI accelerator 또는 HPC system의 memory 및 I/O bandwidth 최적화 경험