[SoC] SoC / RTL Design Engineer

• Verilog를 사용하여 고성능 및 저전력 RTL 블록 설계, 개발 및 최적화
• 타 부서(Verification, Backend 등)와 협업하여 칩 아키텍처 및 모듈 사양 정의
• 다양한 IP 블록의 통합을 주도하고, 전체 아키텍처 요구사항 충족 여부 검증
• Synthesis, 타이밍 분석 및 전력 최적화를 통해 설계 목표 달성
• 검증 팀과 긴밀히 협업하여 검증 계획 수립 및 설계 안정성 확보
• 블록 단위 및 시스템 레벨 디버깅 수행
• SoC 설계를 위한 Synthesis, Timing 분석 및 DFT(Design for Testability) 요구사항 지원
• Design Review 참여, 설계 문서 작성 및 고품질 산출물 제공
• 최신 반도체 산업 트렌드 및 기술 동향을 지속적으로 파악하여 기술 혁신에 기여

형태

정규직

서류전형 > 1차 인터뷰 > 2차 인터뷰 > 레퍼런스 체크 > 처우협의 > 최종합격